Verification Engineering

Aufgabe:
Leistungsbeschreibung
* Selbstständige Definition der Verifikations- und Validierungsstrategie für das Design in Abhängigkeit von der Architektur, den erwarteten Anwendungsfällen, der Technologie, den Beschränkungen der Tools und den zeitlichen Vorgaben.
* Entwickeln, debuggen, modifizieren der Testumgebung und Testfälle für verschiedene Plattformen (RTL, Emulation, FPGA, Silizium).
* Codieren von Testfällen in einer geeigneten Sprache und Debuggen dieser Testfälle auf den Designmodellen (RTL, Power aware RTL, Gates, Power aware gates, FPGA, Emulationsplattform) und auf Silizium.
* Bestimmen Sie die Qualität der Verifikation und Validierung, indem Sie Abdeckungsziele und Methoden zur Messung dieser Ziele definieren. Verbessern Sie die Testfälle, bis die Ziele erreicht sind.
* Selbstständige Durchführung von Vorzertifizierungstests für Standardschnittstellen nach Bedarf.

Voraussetzungen:
Anforderungen
* Expertise im Bereich Verification Engineering
* Erfahrung in der Entwicklung von Verifikations- und Validierungsstrategien
* Erfahrung in der Testdurchführung

Eintrittsdatum: 27.07.2023
Dauer: Wochen