ASIC/FPGA/DSP DESIGN and VERIFICATION

offline

Verfügbarkeit einsehen
0 Referenzen

auf Anfrage
nicht angegeben
Europa
fr | en
30.04.2015

Kurzvorstellung

			ASIC / RTL / SoC / FPGA/DSP DIGITAL DESIGN ENGINEER RESPONSIBILITIES: 

* Verilog, System Verilog and/or VHDL RTL coding, Verification and Lint tools

* ASIC / Digital / RTL / SoC / FPGA Design Expe

Qualifikationen

		 Design (allg.)9 J.
 Forschung & Entwicklung
 Indesign9 J.
 Rechnergestütztes Betriebsleitsystem (RBL)9 J.
 V-LOG9 J.

		

Projekt‐ & Berufserfahrung

Asic design and verification 
									Kundenname anonymisiert, hamburg								

1/2015 – offen (9 Jahre, 11 Monate)

Details anzeigen

Tätigkeitszeitraum

1/2015 – offen

Tätigkeitsbeschreibung

* Verilog, System Verilog and/or VHDL RTL coding, Verification and Lint tools
* ASIC / Digital / RTL / SoC / FPGA Design Experience SoC chip design
* Synthesis and STA using Synopsys tools and Formal verification
* Knowledge of low power design techniques including working with multiple power domains and clock gating

Eingesetzte Qualifikationen

Rechnergestütztes Betriebsleitsystem (RBL), Design (allg.), Indesign, V-LOG

Über mich

ASIC/FPGA/DSP Design and Verification SoC

Weitere Kenntnisse

			
* Verilog, System Verilog and/or VHDL RTL coding, Verification and Lint tools

* ASIC / Digital / RTL / SoC / FPGA Design Experience in Wireless/Media processing SoC chip design

* Synthesis and STA using Synopsys tools and Formal verification

* Knowledge of low power design techniques including working with multiple power domains and clock gating

UVM/OVM verification

Persönliche Daten

Sprache

							Englisch (Fließend)
Französisch (Muttersprache)

Reisebereitschaft

Europa

Arbeitserlaubnis

Europäische Union

Profilaufrufe

1338

Berufserfahrung

							26 Jahre und 2 Monate
							(seit 09/1998)
							

Projektleitung

2 Jahre

Kontaktdaten

Nur registrierte PREMIUM-Mitglieder von freelance.de können Kontaktdaten einsehen.

Jetzt Mitglied werden