ASIC/FPGA Verifikationsingenieur

7/2015 – 12/2015

- Functionale Verifikation einer Gesten/Entfernung sensor (A1 radar sensor) auf Subsystem Ebene
- Entwicklung der Verifikationsumgebung und Methodik
- Entwicklung eines UVM-basierten Testbenches, mit ein einfaches Testcase API
- Entwicklung eines Simulation-basierten DPI-C Software Entwicklungsplatforms.

Hardwarebeschreibungssprache, Mentor Graphics, Verilog

10/2008 – 5/2015

- ASIC Verifikation mit constrained-random und coverage-driven UVM (Universal Verification Methodology) basierten SystemVerilog Testbenches einschließlich.
- Verifikation eines 32-bit Interrupt Controllers auf Block-Ebene
- Verifikation der LTE Cell Search auf Block-Ebene
- Verifikation des WCDMA SCH Cancellers
- Verifikation des Memory Protocol Access Concentrators auf Block-Ebene
- Verifikation eines dreifach-RAT (LTE + WCDMA + GSM) Funk Modems auf Subsystem Ebene
- Entwicklung einer Verifikationsumgebung und Methodik
- Hardware beschleunigte Simulation des ASIC Testbenches

Hardwarebeschreibungssprache, Mentor Graphics, Verilog, Digitale Elektronik