Consultant

4/2015 – 8/2015

-
Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
Automatisierung von HF-Tests mit Matlab und Ruby

Inbetriebnahme (allg.), Ruby, Software Design, Test Automation

11/2014 – 7/2018

-
Simulationen von Signalintegrität und Spannungsversorgungsintegrität für IC Gehäuse und PCBs
Übersprechen, Augen-Diagramme und Zeitverschiebungen bei verschiedenen Schnittstellen inklusive LVDS, DDR3, Ethernet, Flash Speicher EBU und CAN-Bus
Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Vorschlag zur Korrektur: Vermied ein unbrauchbares Evaluierungsboard
Für ein IC mit einem Takt-Treiber, der versehentlich erheblich zu steile Flanken hatte: Entwicklung eines speziellen, aber leicht zu implementierenden PCB Taktverteilungs-Netzwerks, welches es ermöglichte, das IC zu benutzen
Systemstudien von ADAS LVDS Übertragungsstrecken
-
Simulationen und Optimierungen der Chip – PCB Übergänge von 77 GHz ADAS Radar MMICs
-
EM Feldsimulationen zur Modell Extraktion von IC Gehäusen und Leiterplatten
-
Erstellung von Matlab, Python und IronPython Programmen

CAN-Bus (controller area network), Elektromagnetische Verträglichkeit, Ethernet, Python, Radar, Software Design

9/2011 – 7/2014

-
Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
-
Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
Aufbau von SISO und MIMO Evaluierungs-Messplätzen
Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM
Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
-
Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten
-
Agile Design mit Scrum

Scrum, Objektorientierte Software-Entwicklung, Software Design, System Analyse, Test Automation, Testen, WLAN (Wireless Local Area Network)

10/2009 – 6/2011

-
Entwicklung von 700 MHz und 900 MHz Multistandard Transceivern mit hohem Integrationsgrad, Spezifikation und Implementierung des Produktionstests
Laborevaluierung eines 900 MHz WCDMA Transmitters mit integrierter digitaler Vorverzerrung und LDMOS Doherty Leistungsverstärker
Thermische und elektrische Struktursimulationen von GaAs Leistungstransistoren

Hardware-Design, Testen

7/2006 – 9/2009

-
Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
-
Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
-
Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
-
Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern
-
Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration
Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System-schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces
-
Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS
-
Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR
-
Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs
-
Kooperationen und Zusammenarbeit mit externen Partnern:
Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung
Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen
Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse
Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten
Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner

Anforderungsspezifikationen, Hardware-Design, Projektleitung / Teamleitung, Rechnerarchitektur

1/2003 – 6/2006

-
Evaluierung und Auswahl von HF Entwicklungssoftware
-
Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs
-
Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität
-
Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten
Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators
Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle
Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum
-
Mitarbeit in den Normierungsgremien OIF und MIPI
Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip

Anforderungsspezifikationen, C++, Hardware-Design, Objektorientierte Software-Entwicklung, Software Design, Standardisierung

12/2000 – 12/2002

-
Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben
-
Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
-
10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul:
Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel)
Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
Optimierung von duobinären Übertragungssystemen
-
3,1 Gb/s 8:32 CMOS Demultiplexer-IC:
Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls
Entwicklung der Teststrategie
Entwurf von Leiterplatten für Test und Qualifikation
-
HF-Leitungen für Mixed Signal CMOS-ICs:
Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre
Entwurf und messtechnische Auswertung eines Testchips

Hardware-Design, Organisation (allg.)

11/1998 – 11/2000

-
Entwicklung von HF Modulen für Mobilfunk und Daten-Transport:
Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme

Inbetriebnahme (allg.), Hardware-Design

10/1994 – 10/1998

-
Erzeugung elektrischer Transienten im Picosekundenbereich mit einer nichtlinearen Diodenleitung (Promotionsthema):
Erstellung eines präzisen Schottky-Dioden Modells mit hyperabruptem Dotierungsprofil und Implementierung mit der Keysight ADS Programmiersprache AEL
Programmierung von objektorientierter C++ Software zum De-Embedding von S-Parametern gemessen mit TRL Kalibrations-Standarads und einer weiteren, bekannten Impedanz
Modellierung, Simulation, Layout und Messung von GaAs MMICs
Entwicklung von MMIC Sampling Schaltungen: Transienten bis 7 ps, Harmoische bis 140 GHz
-
Submillimeterwellen-Leitungen: Elektromagnetische Feldsimulationen koplanarer Leitungsstrukturen bis 1 THz
-
Faseroptischer Feldsensor: Entwicklung eines breitbandigen Low-Power Transimpedanz-verstärker GaAs-MMICs für 100 MHz - 6 GHz

C++, Hardware-Design, Objektorientierte Software-Entwicklung, Software Design

9/1992 – 8/1993

-
Modellierung passiver Elemente, Dioden und Transistoren auf GaAs Wafern
Erstellung von Pascal Programmen für S-Parameter Umrechnungen und Dioden Modellextraktion

Pascal, Software Design

1/1990 – 3/1992

-
Entwurf und Aufbau von ultra-breitbandigen Verstärkern 10 KHz – 16 GHz inklusive Entwicklung und Implementierung eines neuen Verfahrens zur Temperaturkompensation

Hardware-Design